项目名称:FPGA开发套件
项目编号:XJ2023000008
公告开始日期:2023-03-17 16:54:46
公告截止日期:2023-03-21 17:00:00
采购单位:南开大学
联系人: 中标后在我参与的项目中查看
联系电话: 中标后在我参与的项目中查看
供应商资质要求: 符合《政府采购法》第二十二条规定的供应商基本条件
采购商品:FPGA开发套件
采购数量:1
计量单位:台
所属分类:
品牌:赛灵思
型号:DK-V7-VC709-G
技术参数及配置要求:1. 开发套件芯片要求逻辑单元需不少于778120个,DSP硬核数量需不少于3820个,需不少于80个GTH收发器，需不少于1000个IO；开发套件还需提供包含不低于800MHZ双核ARM Cortex-A9 处理器单元。
2. 要求开发套件需不少于1个具有差分200MHz输出的时钟振荡器作为系统时钟，需不少于1个233.33MHz时钟作为存储时钟，需不少于一个用户可编程时钟，需不少于1个差分SMA时钟，需不少于1个SMA GTH时钟
3. 开发套件需不少于4个SFP/SFP+接口，需不少于10个GTH的FMC接口，需支持UART转USB连接器，需支持PCI Express
4. 开发套件需支持不少于2个DDR3 SODIMMM每个都不少于933MHz/1866Mbps，需支持BPI并行NOR闪存，需支持IIC EEPROM
5. 开发套件需支持板载JTAG配置电路，SD卡启动模式，SPI闪存模式
6. 开发套件需支持FMC-HPC连接器，GTH收发器需不少于160个单端或80个差分信号，需支持1.8V VADJ
7. 开发套件需支持不少于2个HDMI接口，需分别满足HDMI输入接口与输出接口，开发套件需支持1个不少于千兆以太网PHY
8. 开发套件需要提供不少于2个标准Pmod端口，端口需满足Pmod标准，总计包含不少于16个FPGA IO。开发套件需要提供不少于1个Arduino盾型连接器，连接器需满足Arduino标准，总计包含不少于24个FPGA IO和不少于6个XDAC的单端0~3.3V模拟输入接口。开发套件需要提供不少于1个Raspberry Pi连接器，连接器需满足Raspberry Pi标准，总计包含不少于28个FPGA IO。
9. 开发套件板载需满足不少于9个用户按钮，8个用户拨码开关，12个用户LED，需支持12V电源适配器
10. 开发套件要求提供Xilinx Vivado 正式版开发工具，需提供MIG Tutorial，PCIe Tutorial，GTH IBERT Tutorial，MultiBoot Tutorial设计等不少于5个案例
11. 提供7*24小时技术支持响应，并可以进行现场技术支持及产品培训。
售后服务:按国家法定或行业要求提供售后服务。

详情请访问原网页！