CB102862020000251

2020-04-23 08:40:33

2020-04-26 09:00:00

人民币

免费上门安装（含材料费）

Speedgoat

160000.00

上海熠速信息技术有限公司

1．设备主机技术要求 1） * 须无缝支持在Simulink环境（此环境由用户准备）下的开发与测试，并且实时目标机须采用MathWorks实时操作系统：Simulink Real-Time。 2） 自须支持在MATLAB /Simulink中创建模型、经Simulink Coder或者MATLAB Coder编译，直接下载到实时系统中运行。 3） * 须支持Simulink Real-Time Explorer、Simulink External Mode作为上位机界面，实现算法运行时须支持在线调参和数据波形观测以及记录功能。 4） *CPU: 不低于Intel Celeron 2GHz 4核 5） MATLAB版本需支持 R2017a及以后版本 6） 内存：不低于4GB DDR3 RAM 7） 存储空间：不低于32GB SSD 8） 串行接口： 2 x RS232（最高支持120 kb/s） 9） 视频接口： 1 x DisplayPort. 支持分辨率: 1280x1024 10） 千兆网口：不少于2路千兆网口，需支持real-time UDP, EtherCAT Master,XCP Master, TCP/IP, 以及PTP 1588 11） 上位机接口：提供1路千兆以太网接口作为仿真控制系统与上位机的接口 12） 直流供电：9-36V 2. 设备IO接口板卡要求 1） * 该板卡应为可配置和可编程的FPGA板卡，即可以通过下载不同的位流文件对该板卡的数字IO接口功能进行定义，例如，可以定义为PWM输入、PWM输出、编码器解析等功能。该FPGA板卡逻辑单元不少于50k。 2） 模拟输入：通道数量：不少于4路，分辨率：16位，电压范围：±10 V 3） 模拟输出：通道数量：不少于4路，分辨率：16位，电压范围：0-5 V, 0-10 V, 0-10.8 V, ±5 V, ±10 V, ±10.8 V 4） 数字IO：通道数量：不少于14路，逻辑电平可选:3.3V/5V，可软件配置为输入或输出 3． HDL Coder辅助开发软件 定义FPGA算法模型与FPGA板卡通道之间的映射，以及定义FPGA算法模型与CPU算法模型之间的寄存器映射。

1.0

Baseline-M

按行业标准提供服务；一年质保，质保期内提供免费的软件升级服务