深圳大学 - 竞价公告 (CB105902023000317)
发布时间：2023-06-14 17:50:51 截止时间：2023-06-25 12:00:00
基本信息：
申购主题：FPGA开发板及AD/DA子卡
报价要求：国产含税
发票类型：增值税专用发票
付款方式：货到验收合格后付款
送货时间：合同签订后7天内送达
安装要求：免费上门安装（含材料费）
预算：150,000.00 人民币

收货地址：广东省/深圳市/南山区/****
备注说明：
采购明细：

序号	采购内容	数量/计量单位	预算单价	品牌	型号	规格参数	质保及售后服务	附件

1	AD/DA子卡	1/片	50000	RJIBI阿吉毕科技	FMC123	a. 标准FMC子卡，符合VITA57.1规范； b. 前面板6个SSMC连接器，射频连接器支持12.4GHz信号频率； c. 2路模拟信号输入、2路模拟信号输出、1路外时钟、1路触发（输入或输出）； d. ADC性能指标（AD9208） 采样率最大支持3.1GSPS； JESD204B(子类1)编码数字输出，最高支持16Gbps/lane； SNR；57.2dBFS@2.6GHz,-2dBFS amplitude； SFDR：70dBFS@2.6GHz,-2dBFS amplitude； 噪声密度：-152dBFS/Hz； 9GHz模拟输入全功率带宽（-3dB）； 交流耦合输入； e. DAC性能指标（AD9172） 每个RF DAC具有3个可旁路复用数据输入通道； 每个输入通道的最大复用数据输入速率可达1.54GSPS； 每个输入通道具有1个独立的NCO； 支持8线、15.4GSPS JESD204B接口； 支持12.6GSPS DAC更新率； 交流耦合输出； f. 高性能时钟管理芯片HMC7044： 板载一片100MHz VCXO：CVHD-950-100MHz； 板载一片200MHz LVDS本地参考时钟输入； 支持外参考时钟输入； g. 提供与XCVU13P主板配套使用的完整案例工程，并提供255MHz、765MHz、900MHz、1200MHz等单频输入测试数据，输入幅度在-2dBFs和-9dBFS；提供（1） Fin1=712MHz、Fin2=717MHz，Ain1=Ain2=-8.0dBFs等系列要求的双音输入测试数据。	按行业标准提供服务。
2	FPGA开发板	1/片	100000	RJIBI阿吉毕科技	FACE-VUP-13B	板载XILINX Virtex UltraScale+ XCVU13P主器件； 接口外设： a. 内存：DDR4 SODIMM 8GB b. 配置存储：Dual QSPI Flash 2Gbc. 光接口：10G SFP+ 4x d. 光接口：100G QSFP28 2x e. USB-JTAG与UART接口 f. PCIe GEN3x8 IPASS接口 g. 扩展IO：FMC HPC扩展连接器四个 h. 时钟：板载可配置时钟源 i. 板载时钟BUFFER提供4个SMA时钟输出	按行业标准提供服务。