南方科技大学 
 
SUSTech-JC-2022-01619
竞采结果公告

项目名称	FPGA开发板套件采购
项目编号	SUSTech-JC-2022-01619
成交方式	最低价成交
成交单位	深圳市成吉电子有限公司
成交金额(元)	75000.00
成交理由	最低价成交
预算(元)	80000.0
备注

响 应 情 况	采购明细
	序号	名称	数量	单位	单价/元(报价)	总价/元(报价)
	1	FPGA开发板套件	1	套	75000.0	75000.0
	品牌 PHINE DESIGN 型号 NE-VU9P-LSI 生产厂商 深圳市成吉电子有限公司 产地信息 中国 技术规格及参数 、FPGA:XCVU9P 2,852K逻辑单元/ 382Mb RAM / 6,840 DSP 2、i/o及存储： 总计745个I/O引脚分布在5个FMC连接器上/ 24路GTY分布在4个FMC连接器/24个GTY分布在6个Slim SAS连接器上 （1）可扩展DDR4 SODIMM存储卡 （2）可扩展DDR3 SODIMM存储卡 （3）MC I/O电压可以通过上位机软件进行调节，支持1.2V, 1.35V, 15V及1.8V四种调节电压。 （4）为外部存储器提供了可编程的参考时钟 3、单平台时钟和复位系统 （1）9路全局时钟 -8路来自于PLL可编程时钟 -1路来自于板上200MHz晶振 （2）2路复位信号可以通过上位机软件来实现 （3）1路复位信号可以通过板上按钮来实现 4、FPGA配置方式 （1）千兆网 （2）USB3.0 （3）JTAG （4）Micro SD卡 （5）远程控制 5、带上位机软件,支持可选调试功能 售后及质保要求 1.交货期的要求：签订合同后14日内，具体时间根据学校要求提前3天通知送货。 2.质保期：中标人免费提供原厂商质保期一年，招标人报修后【8】小时内响应，【48】小时内派员上门现场维护。如在规定时间内不能解决设备故障，应提供相同档次、功能的设备给招标人代用。 3.中标人必须提供原厂技术彩页，原厂技术彩页必须支持投标产品。投标产品生产商官方网站资料必须与技术彩页一致。数据将结合产品彩页和实际测量，如有不实按虚假应标处理。 4.中标人免费提供培训1次，以及多次免费技术支持和产品永久固件免费升级服务（产品停产除外）
	付款方式	货到指定地点、安装验收合格并提供全额发票后，经学校确认无质量问题后支付100％的货款。
	交货期	合同签订后14天内（自然日）