中标
西安电子科技大学-竞价结果详情(CB107012019000083) —— 28nm集成电路仿真、物理设计工具
金额
5.85万元
项目地址
陕西省
发布时间
2019/04/25
公告摘要
公告正文
西安电子科技大学 - 竞价结果详情 （CB107012019000083）
| 基本信息： | |
| 申购单主题： | 28nm集成电路仿真、物理设计工具 |
| 申购单类型： | 竞价类 |
| 设备类别： | 电子设备 |
| 使用币种： | 美元 |
| 竞价开始时间： | 2019-04-25 09:57 |
| 竞价结束时间： | 2019-05-01 11:00 竞价已结束 |
| 申购备注： | 预计挂网天数为:3天; |
| 申购设备详情： |
| 中标供应商 | 设备名称 | 数量 | 品牌 | 型号 | 售后服务 | 规格配置 | 中标单价 |
|---|---|---|---|---|---|---|---|
| 北京普创国芯科技有限公司 | 28nm集成电路仿真、物理设计工具 | 1 | cadence | incisive2019，innovus2019 | 商品承诺:无售后服务 | 28nm集成电路仿真、物理设计工具，支持28纳米CMOS工艺、5000万门集成电路仿真及物理设计，有效期3年，产地：爱尔兰。 incisive工具包及主要功能参数： 1.SIMULATION Verilog 、SystemVerilog 、VHDL、SystemC、PSL 、SVA、Si2通用功耗格式 （CPF） 编译：本征编译技术直接产生主处理器机器代码，令性能最大化。智能的增量编译减少编译时间。 容量：在32位操作系统中通常相当于1000万门（4GB存取地址空间），64位操作系统中通常相当于1亿门。 断言支持：支持SVA和PSL，IEEE的标准断言语言；处理Verilog、VHDL和SystemC的PSL；支持开放验证库（OVL）标准；支持e测试台断言；包含Incisive Assertion Library； 通用Incisive平台的编译及链接机制；通用Incisive平台支持用户界面；动态断言评估；与HDL进行本征编译实现最高性能；断言可以被嵌入到HDL或者单独的文件；被作为事务记录直接显示于波形图窗口；PSL和SVA断言被作为第一类仿真目标实现轻松调试 2.SIMVISION结果分析 调试与GUI：波形图窗口、寄存器窗口、统一化事务/信号浏览、原理图追踪、表达式计算器、信号流程浏览器、源代码浏览器、错误浏览器、Tcl/Tk脚本编写可定制的显示、将逻辑信号与事务数据记录到SST数据库 代码覆盖：支持Verilog、SystemVerilog、VHDL和混合语言设计；自动化有限状态机提取；覆盖属性支持包括块、路径、表达式、变量、门、FSM（状态、序列）和翻转；覆盖重用；覆盖率贡献排序；比特级表达式记录 功能覆盖率分析：支持Verilog、SystemVerilog、VHDL，e, SystemC, SVC, PSL, SVA和OVL；数据记录到SST2数据库；Tcl/Tk脚本编写可定制的分析 | 58500.0 |
解决方案
联系我们
返回顶部