项目名称：虚实结合FPGA在线实验平台
项目编号：GY202308394
公告开始日期：2023-11-30 08:36:15
公告截止日期：2023-12-05 09:00:00
采购单位：计算机科学与技术学院
预算总价：￥474000
收货地址：山东大学青岛校区
采购商品：在线FPGA实验模块服务器
采购数量：6
计量单位：台
品牌：希冀
型号：YHXG28A
技术参数及配置要求：配备4U机箱，金牌电源600瓦，千兆网口*2，用于提供FPGA硬件资源。硬件实验平台由不少于28组FPGA开发板构成，每组FPGA硬件开发板主要参数如下：
(1) FPGA型号：XC7Z020
(2) FPGA逻辑单元：85k LCs
(3) ARM硬核：2个，主频766MHz，支持音视频硬件加速
(4) QSPI NOR FLASH：≥16MB
(5) Ethernet：1路
(6) DDR3 RAM：1GB
主要功能：
1.支持自动为用户分配FPGA硬件开发板，支持用户主动释放FPGA硬件开发板，支持用户一键申请FPGA硬件开发板。支持超时回收，可自动回收长时间不再使用的FPGA硬件开发板。支持排队功能，当开发板资源不足时，用户可进入排队状态；在资源满足时，可按排队顺序自动分配到FPGA硬件开发板。支持管理员在后台一键远程重启FPGA硬件开发板。
2.支持FPGA仿真面板，FPGA仿真面板由FPGA硬件实验平台中的FPGA硬件开发板驱动运行。FPGA仿真面板上用户的输入信号会被发送给FPGA硬件开发板作为真实输入信号，同时，FPGA硬件开发板的真实输出信号会被实时采集后发送回FPGA仿真面板并通过仿真形态渲染数字电路的实时运行效果。学生进入FPGA仿真面板的Web页面后，实验系统会自动为该仿真面板分配FPGA硬件开发板。学生在FPGA仿真面板上传比特流文件后，即可在FPGA仿真面板上的输出外设看到比特流文件在远程FPGA硬件开发板上的真实运行效果，并通过输入外设与远程硬件开发板上实际运行的数字电路进行实时交互。
3.FPGA仿真面板需提供丰富的输入/输出外设，至少需包括LED灯（≥32个）、7段数码管（≥9个）、按钮（≥8个）、32位拨码开关（≥2个）、串口、复位键（RST）、时钟键（CLK）、16*16 LED点阵（≥2个）、显示屏、蜂鸣器等输入/输出外设。FPGA仿真面板的串口支持消息收发。FPGA仿真面板的显示屏分辨率不低于80*60，支持彩色输出，单像素点颜色深度不低于8位；通过显示屏可实现图像显示、动画显示、视频播放等功能。FPGA仿真面板的蜂鸣器支持播放声音。FPGA仿真面板的每个7段数码管都需支持小数点位。
4.FPGA仿真面板提供基于远程FPGA硬件开发板的评测功能，下载比特流文件后，点击页面上的“提交评测”按钮，即可在远程FPGA硬件开发板上对下载的电路进行自动化测试；评测结束后，需给学生反馈包含得分在内的评测结果。
5. 提供数字逻辑基础实验，所有实验支持评测，至少需提供以下6个实验在FPGA仿真面板上的真实演示：
(1) LED跑马灯实验。下载比特流文件后，即可看到使用32个LED灯实现的跑马灯效果。
(2) LED灯开关实验。下载比特流文件后，拨动某个拨码开关后，对应LED灯亮；拨回后，对应LED灯灭。
(3) 4位加法器实验。下载比特流文件后，拨动拨码开关输入2个4位操作数，即可在数码管上显示经过加法器运算之后得到的计算结果。
(4) 数码管计数实验。下载比特流文件后，所有数码管按每秒变化1次的频率从000000000计数到FFFFFFFFF。当计数达到FFFFFFFFF后，下次重新从000000000开始计数。计数过程中，小数点位也需全部点亮。
(5) 数码管秒表计数实验。下载比特流文件后，数码管以“时.分.秒.毫秒”格式开始计数。时间位宽格式为：hh.mm.ss.xxx，其中，小时占2位，分钟占2位，秒占2位，毫秒占3位。计数过程中，时、分、秒后的小数点位也需全部点亮。
(6) LED点阵汉字显示实验。下载比特流文件后，在2个16*16的LED点阵上流水显示一排汉字，内容为：计算机系统能力培养。
6.提供单周期CPU实验，所有实验同时支持评测，提供配套实验手册，包含如下8个实验：
(1) 取指单元设计与实现
(2) 寄存器堆设计与实现
(3) ALU算术逻辑单元设计与实现
(4) DataMem数据存储设计与实现
(5) 控制器设计与实现
(6) ALU控制器设计与实现
(7) CPU顶层设计与实现
(8) CPU应用开发与功能验证
7.提供多周期CPU实验，所有实验支持评测，提供配套实验手册，包含如下21个实验：
(1) 实现寄存器堆
(2) 取指级基本实现
(3) 取指-译码中间级实现
(4) 译码级基本实现
(5) 执行级基本实现
(6) 访存级基本实现
(7) 写回级基本实现
(8) 解决寄存器读写冲突
(9) 取指级支持分支
(10) 译码级支持分支
(11) 译码级访存实现
(12) 执行级访存实现
(13) 访存级完整实现
(14) 写回级完整实现
(15) 取指级支持暂停
(16) 译码级冲突检测
(17) 执行级冲突检测
(18) 访存级冲突检测
(19) 解决访存冲突
(20) 实现流水线控制器
(21) CPU应用开发与功能验证
预算单价：79000详情请访问原网页！